1. 阻抗突變與信號反射

問題：高速信號線依賴精確的阻抗控制（如50Ω或100Ω差分）。鄰近鋪銅會改變信號線與參考平面（如地平面）的耦合關系，導致特性阻抗偏離設計值。

后果：阻抗不連續會引發信號反射，造成過沖、振鈴等問題，嚴重時導致邏輯錯誤。

2. 寄生電容影響高頻性能

問題：鋪銅與高速線之間會形成寄生電容（尤其是平行鋪銅時），電容值與間距成反比。

后果：高頻信號邊沿（上升/下降時間）被減緩，可能導致時序錯亂。信號帶寬受限，影響高速數據傳輸（如PCIe、DDR等）。

本質在于：原本是“帶狀線”，或者“微帶線”，但是你把旁邊鋪上銅了之后，他就變了，變成了“共面波導”。

三種傳輸線結構：帶狀線、微帶線和共面波導。帶狀線是嵌入在兩個參考平面之間的信號線，而微帶線則是在介質基板表面，只有一個參考平面。共面波導則是信號線兩側和下方都有接地銅皮的結構，通常設計用于特定阻抗匹配。

共面波導（Coplanar Waveguide, CPW）阻抗計算

有部分PCB板厚較厚，層數較少，利用上述方法沒有辦法計算出阻抗線的具體參數，這個時候就要考慮共面波導模型，這種模型是信號線參考其旁邊的地線做阻抗，一般在雙面板的場合用的比較多。

（1）單端50歐姆，選用Coated Coplanar Strips With Ground 1B模型，其阻抗計算方法如圖所示，計算結構為阻抗線寬14mil，阻抗線到地線的距離4mil，地線的寬度為20mil。

 50歐姆共面波導阻抗模型計算

（2）差分100歐姆，選用 Diff Coated Coplanar Strips With Ground 1B，其阻抗計算方法如圖所示，計算結果為100歐姆差分線寬線距為6/5mil，差分線到地線的距離為7mil，地線線寬為20mil。

 100歐姆差分共面波導阻抗模型計算

（3）共面波導阻抗計算參數說明：

1.H1是阻抗線到最近參考層的介質厚度；

2.G1和G2是伴隨地的寬度，一般是越大越好；

3.D1是到伴隨地之間的間距。

共面波導（Coplanar Waveguide, CPW）

結構：信號線與兩側及下方的接地銅皮共面，形成“信號-地-地”的橫向耦合。

電場分布：電場主要集中在信號線與兩側地銅皮之間，縱向耦合較弱。

阻抗特性：由信號線寬度（W）、與地銅皮間距（G）、介質厚度（H）共同決定，公式更復雜（需數值求解或查表）。

當在帶狀線或微帶線旁鋪銅時，無意中引入了額外的共面地結構，導致實際傳輸線類型變為混合模式（如“CPW+微帶”或“CPW+帶狀線”），其阻抗特性與原始設計嚴重偏離。

阻抗失配：

例如，原設計為50Ω微帶線（W=0.2mm, H=0.2mm, ε?=4.3），若兩側鋪銅（G=0.1mm），可能變為CPW結構，實際阻抗可能驟降至30Ω以下。

電磁場畸變：

原微帶線的場分布以垂直方向為主，變為CPW后場分布轉為水平方向，加劇與鄰近線路的串擾。

回流路徑混亂：

在CPW結構中，回流電流可能通過兩側銅皮而非下方地平面，導致高頻信號環路電感增大。

在高速PCB設計中，“鋪銅導致傳輸線類型突變”的本質是電磁場分布和阻抗控制機制的改變。設計師需：

警惕無意識的共面波導化，通過規則約束和仿真規避風險；

在特定場景下，可主動采用CPW結構優化性能，但需精準建模。例如線寬不得不變寬（例如焊盤），則兩邊鋪銅，來優化阻抗連續。

有的設計為了做高速線之間隔離，加了地線及地孔，反而把微帶線變成了“共面波導”，并且間距沒有控制好，造成阻抗不連續，適得其反。