您當前的位置：檢測資訊 > 科研開發
嘉峪檢測網 2025-06-25 08:38
工藝尺寸微縮可提升芯片集成密度并加速邏輯開關速度，但 Shrinking size 面臨以下挑戰：制造可行性、性能與可靠性維持，以及柵極氧化層減薄引發的遷移率劣化。為突破性能瓶頸，除Shrinking size 外，遷移率增強也是一個有吸引力的選擇，而應變硅技術通過調控載流子遷移率成為關鍵解決方案。
下面會逐步介紹應變硅技術的原理及應用：
Strain Process:
應力記憶技術（SMT）：增加NMOS電子遷移率
接觸孔刻蝕停止層（CESL）：協同增加NMOS/PMOS遷移率
嵌入式SiGe（eSiGe）：增強PMOS空穴遷移率
嵌入式SiC（eSiC）：增強NMOS電子遷移率
Stress basic:
由于材料A與B在組分成分、原子/分子尺寸（體積）及熱膨脹系數上的不匹配，A會對B施加機械應力。
Fig1. Mechanical Stress: basic
其物理原因和機制如下：
應力傳遞有多種方式，主要取決于
材料A的沉積/生長條件（如工藝溫度、材料特性）
后續工藝步驟（如退火、離子注入）
Fig2. Uniaxial stress: 1-direction(left); biaxial stress: 2-directions(right)
' fill='%23FFFFFF'%3E%3Crect x='249' y='126' width='1' height='1'%3E%3C/rect%3E%3C/g%3E%3C/g%3E%3C/svg%3E)
從載流子遷移率公式可知，遷移率大小和有效質量和非平衡載流子壽命相關，那么應力是怎樣影響到載流子遷移率的呢，是讓其變快還是變慢呢？
導帶調控，對于電子遷移率（electronic mobility）
Fig3. 應變硅中的導帶調控
拉應力（Tensile）作用：
解除六重簡并 → Δ5/Δ6 （對應上圖 Δ2）
能谷下移電子優先占據低有效質量能谷 Δ5/Δ6（縱向有效質量小-mt）
電子遷移率和有效質量的關系如下，綜合ml和mt，電子有效質量降低導致電子遷移率增加。
Fig4. 硅的導帶能谷原理圖, Schematics of the conduction band valleys of silicon
價帶調控，對于空穴遷移率（hole mobility）
Fig5. 硅的價帶最大值示意圖,Schematics of valence band maximum of silicon
壓縮應力作用：
HH/LH簡并解除，LH帶上移，HH帶下移，能帶分裂帶來更少的載流子散射，從而得到更高的遷移率。
HH=heavy holes, LH=light holes
空穴優先占據LH帶（低能態），空穴遷移率的各向異性：
<110>溝道：LH主導 → 遷移率顯著提升
<100>溝道：HH貢獻大 → 提升有限
Fig6. 溝道晶向和應力類型對于CMOS器件驅動電流的影響
由Fig6. 可知，對于不同的溝道晶向，NMOS/PMOS 對應力所起的作用具有差異，具體如下：
對于NMOS:
<110>和<100>溝道：拉應力均使驅動電流增大，壓應力則使其減小。
PMOS則表現出與NMOS不同：
<100>溝道：拉/壓應力對驅動電流影響微弱；
<110>溝道：壓應力均使驅動電流增大，拉應力則使其減小。
需特別說明的是，未施加應變時，<100>溝道PMOS因本征空穴遷移率更高，其驅動電流優于<110>溝道。
這也是未采用應變技術時，業界選擇(100)晶圓上<100>溝道設計PMOS的原因。而后為實現應變工程增益，PMOS須制備于<110>溝道并施加壓應力。
應變工程方案：
PMOS：采用 <110>溝道 + 壓應力（eSiGe等）
NMOS：任意晶向 + 拉應力（SMT/CESL等）
Fig7. CMOS 性能提升所期望得到的力
由上文可知應力破壞了晶體對稱性，分別消除了價帶的2重簡并性和導帶的6重簡并性。這將導致能帶散射率和或載流子有效質量發生變化，進而影響載流子遷移率。然而，NMOS和PMOS載流子在三個方向即縱向(longitudinal)、橫向(lateral)和硅深度方向(Si depth directions)上與溝道應變的相互作用不同。Fig7. 展示了單軸應力的可能方向及NMOS/PMOS 性能提升所期望得到的力。
Fig8. NMOS & PMOS 有無應力響應性能對比
NMOS電流在通道中施加拉應力時增強，而PMOS電流在施加壓應力時增強。Ion/Ioff 提升如Fig8. 所示。
Reference:
1.H. Ibach and H. Lüth (2003). Solid-State Physics: An Introduction to Principles of Materials Science, Springer-Verlag Berlin Heidelberg New York, p. 395.
2.Strain for CMOS performance Improvement.
3.J. Singh (1993). Physics of Semiconductor and their heterostructures. McGraw-Hill, pp. 98109.
4.Effects of mechanical stress on the performance of metal?oxide?semiconductor transistors.
來源：十二芯座
